用 Logisim 画的简易 8 位 CPU，附送汇编器

2018-03-20 10:01:52 +08:00
 xiamx

分享一个很简陋的 8 位 CPU 以及周边的输入输出系统。是很早之前在还上大一的时候交的作业。构架基本上是照搬教科书，没有什么特色。

作业最后一项是要写一个能在这个 CPU 上运行的乘法程序，手写机器码调试那麻烦劲儿到现在还记得。为了节约时间，就写了一个汇编器，可以直接生成 Logisim 格式的内存快照。

这两天突然翻出来，就把之前文档都整理了下分享出来。

全文地址： http://cs.mcgill.ca/~mxia3/2018/03/15/XYT-CPU-a-8-bit-built-from-scratch-in-Logisim/

5170 次点击
所在节点    分享创造
18 条回复
msg7086
2018-03-20 10:12:53 +08:00
→_→ 大佬们都在设计 CPU 玩，而我等却在……
r7st
2018-03-20 10:15:15 +08:00
→_→ 大佬们都在设计 CPU 玩，而我等却在……
jasonyang9
2018-03-20 10:16:30 +08:00
……刷 V2EX ……
server
2018-03-20 10:22:14 +08:00
→_→ 大佬们都在设计 CPU 玩，而我等却在……
starcraft
2018-03-20 10:29:44 +08:00
好怀念啊，当时我们做的是 32 位 5 段流水、数据冒险、分支预测。头都做炸了，现在一问都成了高校组原标配了。
archknight
2018-03-20 10:32:06 +08:00
点进去完全看蒙圈了。。
shuizhengqi
2018-03-20 10:39:27 +08:00
看不懂的是没学过微机原理？
hx1997
2018-03-20 10:44:40 +08:00
我们大一还在学程序语言和数学课……
xiamx
2018-03-20 10:50:20 +08:00
@starcraft 大牛! 设计 CPU 真是体力活，是用 Prolog 的吗？
F1024
2018-03-20 10:55:41 +08:00
大一就这么难的吗
adadada
2018-03-20 11:38:23 +08:00
@xiamx 你是想说 verilog? Prolog 是写人工智障用的
RqPS6rhmP3Nyn3Tm
2018-03-20 11:48:38 +08:00
@shuizhengqi 长期不用的知识是会遗忘的
20015jjw
2018-03-20 13:04:20 +08:00
Cs 61C …
ophl
2018-03-20 13:07:08 +08:00
→_→ 大佬们都在设计 CPU 玩，而我等却在……
ksco
2018-03-20 13:14:53 +08:00
大学的时候也画过，也是用的这个软件。
刚开始想画 16 位的，最后因为工作量太大，还是放弃了画了个 8 位的😄
paw
2018-03-20 14:33:22 +08:00
高校组原标配 ？？
→_→ 大佬们都在设计 CPU 玩，而我等却读了个假研。。。
billwsy
2018-03-21 08:42:58 +08:00
34 位数据 11 位指令 五级流水 分支预测 数据冒险 自定指令集 自定汇编器 FPGA 实现…都是五年前的事情了…
Allianzcortex
2018-03-27 00:55:49 +08:00
毕竟麦吉尔...加国 top1 不是虚名...

这是一个专为移动设备优化的页面（即为了让你能够在 Google 搜索结果里秒开这个页面），如果你希望参与 V2EX 社区的讨论，你可以继续到 V2EX 上打开本讨论主题的完整版本。

https://www.v2ex.com/t/439606

V2EX 是创意工作者们的社区，是一个分享自己正在做的有趣事物、交流想法，可以遇见新朋友甚至新机会的地方。

V2EX is a community of developers, designers and creative people.

© 2021 V2EX