按我的理解是类似内存的层叠技术，以前是一层，现在 7nm 叠 10 层，是不是这样的折叠？讲道理是可以提升晶体管密度。 有没有懂行的来说说，按理 9 月份就要出产品了，何庭波何总应该不至于忽悠。
This topic created in 46 days ago, the information mentioned may be changed or developed.
Supplement 1 · May 26
这两天看了一堆的文章和视频，我比较认可的说法是华为重新设计了晶体管方案，使用更短的信号路径达到更快的信号速度，从而实现更快的速度和更低的能耗。至于为什么别人不做，因为要从设计到制造到封装到测试全流程改动，目前全球没有哪家能单独做这个，投入搞联合开发不如让台积电拼制程划算。
Select Language